¡Bienvenido!

¡Bienvenido al blog de Diseño de circuitos en FPGAs con el lenguaje VHDL!

En este blog hablaremos de VHDL, de FPGAs, y de diseño lógico aplicado.

Como bienvenida aquí os dejo un par de imágenes de los flujos de desarrollo con VHDL (o con cualquier HDL) para llegar desde la concepción a la programación del dispositivo, ambos son necesarios para este tipo de desarrollos.

Primero simulamos el código VHDL

Usamos la simulación como primer paso, para verificar que lo que hemos escrito en VHDL corresponde realmente a lo que queríamos diseñar (lo que se denomina verificación funcional)

Luego sintetizamos y programamos la FPGA

Una vez superada la verificación funcional con la simulación pasamos a la síntesis y la programación de la FPGA para testear el resultado en el hardware real